Intel 全新 Nehalem 微架構概述

雖然 Nehalem 是全新的微架構產品，但運算單元設計仍是基於 Penryn 微架構，例如 Wide Dynamic Execution 的 4 個 Decode 設計、 128-Bit SSE Execution Units 、 SSE 4.1 指令支援、 Smart Memory Access 記憶體技術及 Smart Cache 技術等等，均是上代 Penryn 微架構已經擁有的技術，只是 Nehalem 微架構將其進一步強化，把優勢發揮到極致。

經過良的 Front-End 設計

上代 Intel Core 微架構中，每個週期可處理多達 4 個指令 ( 對比舊有處理器最多只能同時處理 3 個指令 ) ，加入 Macro-Fusion 技術，可把部份 TEST/CMP 指令組合成單一 Micro-Op 指令，令特定情況下每個週期可執行 5 個指令，更保留 Micro-op Fusion 技術，把相同的 Macro-ops 混合成單一個 Micro-ops ，透過 Out-of-order 邏輯，可減少 10% 的 Micro-op 指令執行數。

而新一代 Intel Core 微架構雖然仍採用 4 個 Decode 設計，每個週期可處理指令同樣為 4 個，同樣支援 Macro-Fusion 技術，但可以組合成單一 Micro-Op 指令組，則由以往只限於 TEST/CMP ，新增 JL/JNGE 、 JGE/JNL 、 JLE/JNG 及 JG/JNLE ，令運算效率大幅提升。

此外，上代 Intel Core 微架構的 Macro-Fusion 技術僅能支援 32-Bit 模式，在 64-Bit 模式下並不會發揮作用，而 Nehalem 微架構 則完全支援 32-Bit 及 64-Bit 模式，讓使用 64-Bit 作業系統也能完全發揮處理器應有潛能。

全新的 Loop Stream Detector 設計

Intel Core 微架構的 Loop Stream Detector 設計

軟件線程常會出現 Loops 迴圈情況，這些 Loops 會令 Decode 不停地執行相同的指令，且處理器亦會不斷進行相同的分支預測，造成資源浪費。因此 Intel Core 微架構新增了 Loop Stream Detector ，讓這些 Loops 動作由 Loop Stream Detector 硬體處理，最高可處理 18 個 Instructions 長度的 Loops ，不必再經過 Branch Prediction 及 Fetch ，不僅能提升處理效率，也令 Branch Prediction 及 Fetch 邏輯單元休眠，達至省電效果。

新一代 Nehalem 微架構同樣保留此設計，並作出大幅強化，上代 Loop Stream Detector 在處理 Loops Instructions 時，最終仍需要交給 Decode 單元解碼，而 Nehalem 微架構的 Loop Stream Detector 則可完全代替正常的 Decoder ，令省電效果進一步提升。

此外，可高可處理的 Loops Instructions 長度，由上代的 18 個提升至 28 個，而且支援 Macro-Fusion 技術，支援已被組合的 Micro-Op 指令組。

Intel Nehalem 微架構的 Loop Stream Detector 設計